Patrick Gelsinger : soutient une nouvelle mémoire qui peut lever le goulot des puces IA
L’ancien PDG d’Intel, Patrick Gelsinger, soutient une nouvelle technologie mémoire qui pourrait bien bousculer l’ordre établi. Il évoque une approche hybride combinant les atouts de la SRAM, de la DRAM et de la mémoire flash. Ce développement, porté par Nagare Labs, vise directement les limites actuelles du HBM.
Z2RAM : Une nouvelle mémoire sur puce pour l’IA
L’ex-patron d’Intel, Patrick Gelsinger, a exprimé son soutien envers le concepteur de mémoire Nagare Labs et sa technologie Z2RAM. Dans un échange avec The Register, il explique que cette société fusionne les meilleurs aspects de la SRAM, de la DRAM et de la mémoire flash pour créer un potentiel concurrent au HBM en termes de densité, de vitesse et de consommation. Une caractéristique majeure du Z2RAM est son intégration directe sur la puce logique, ce qui réduit considérablement la distance que doivent parcourir les données.
Les trois grands types de mémoire évoqués par Gelsinger remplissent des fonctions distinctes dans un système informatique. La DRAM, qui constitue aussi la base de la mémoire à haut débit (HBM) moderne pour les puces d’IA, sert de mémoire principale pour un CPU ou un GPU. C’est elle qui stocke les données juste avant leur transfert vers le processeur.
Ensuite, les données atteignent la SRAM, placée à côté du cœur du GPU ou du CPU et fonctionnant comme mémoire cache avant leur chargement dans le processeur. Enfin, les puces NAND sont les dispositifs de stockage qui contiennent les données avant qu’elles ne soient chargées dans la DRAM.
En matière de production, si l’intégration de la DRAM et du NAND a continué de progresser, celle de la SRAM rencontre des goulets d’étranglement. Un facteur clé est la conception de la cellule SRAM, composée de six transistors. Les réduire introduit des courants de fuite et des impuretés matérielles, des problèmes que des procédés comme celui d’IBM à 0,7 nanomètre cherchent à résoudre.
À l’inverse, le NAND a bien évolué grâce à l’empilement vertical, avec plus de 300 couches par puce pour économiser de la surface et améliorer les performances. C’est ici que le Z2RAM de Nagare Labs cherche à obtenir le meilleur des deux mondes. Conçu pour être intégré directement sur la puce logique, il vise les bénéfices en vitesse et faible latence de la SRAM. Simultanément, cette mémoire est empilée verticalement pour préserver la surface horizontale et contourner les limites de la SRAM qui affectent la taille des puces d’IA.
Un soutien de poids pour la technologie Z2RAM
Ces avantages semblent avoir captivé Patrick Gelsinger. S’adressant à The Register, le dirigeant a commenté que Nagare « combinait les meilleures caractéristiques de la DRAM, de la SRAM et de la flash en un nouveau dispositif à la fois dense comme la DRAM, rapide comme la SRAM et évolutif comme la flash. »
Le Z2RAM supprime le condensateur traditionnel utilisé dans la conception de mémoire 1 Transistor-1 Condensateur (1T1C) et repose sur deux transistors. Il utilise « la capacité de grille du second transistor pour stocker la charge », selon Suman Datta, cofondateur de Nagare et professeur-chercheur associé au Georgia Institute of Technology.
Le fonds d’investissement Playground Global, lié à Gelsinger, investit dans Nagare. L’ancien PDG d’Intel se montre très optimiste et n’hésite pas à comparer la technologie au HBM. « Si le HBM a de nombreuses limites (puissance, densité, bande passante), la combinaison de sa densité et de ses performances est la meilleure disponible aujourd’hui. C’est exactement la valeur qu’apporte le Z2RAM, offrant une meilleure densité, vitesse et puissance », a-t-il déclaré.
