Micron : sa mémoire DDR6 double la bande passante de la DDR5 et sa LPDDR6 gagne 35% d’efficacité
Le fondeur américain Micron a levé le voile sur ses projets mémoire pour les années à venir, lors d’une présentation dédiée. Son ambition : renforcer sa position de leader sur le marché du DRAM et du NAND, avec des solutions spécifiquement conçues pour les besoins exponentiels de l’intelligence artificielle.
Une roadmap ambitieuse pour l’ère de l’IA
Lors d’une récente présentation, Micron a détaillé sa stratégie pour maintenir son avance technologique dans les mémoires DRAM, HBM et NAND. Le fabricant reconnaît une demande croissante, chaque nouvelle vague d’intelligence artificielle accentuant fortement les besoins. L’inférence AI avait déjà augmenté la demande, mais l’avènement de l’Agentic AI l’a multipliée par trente. Aujourd’hui, le Physical AI est présenté comme le prochain moteur, avec une croissance anticipée dépassant les dix fois.
Dans le même temps, les architectures DRAM et NAND n’ont cessé de progresser en densité. Depuis 1995, le nombre de bits par wafer de DRAM a été multiplié par 400, et Micron a commercialisé 22 nœuds de fabrication différents entre 1995 et 2026.
Pour l’avenir, Micron investit dans la recherche et le développement pour faire évoluer le DRAM et le NAND au-delà des conceptions planaires classiques, vers des solutions 3D, en ajoutant de la hauteur plutôt que de la surface.
Roadmap DRAM de Micron
Examinant sa roadmap DRAM, Micron positionne le nœud 1δ (1-Delta) comme le successeur de sa technologie 1γ. Cette mémoire sera produite aux États-Unis et est actuellement en phase de montée en rendement. L’entreprise concentre le cœur de ses technologies DRAM sur l’architecture 6F², considérant que le 4F² n’offre pas de voie d’évolution viable.
Avant d’aborder plus en détail le 1-Delta, Micron évoque aussi les futures technologies DRAM qui utiliseront le collage de wafers, la lithographie EUV à haut NA, puis intégreront de nouveaux matériaux, évoquant peut-être les substrats en verre. En parallèle, l’entreprise débutera les travaux de développement sur le DRAM 3D, dont la première version est prévue peu après le déploiement des premiers produits EUV à haut NA.
La technologie de collage hybride est un axe majeur pour Micron. Nos capacités sont solides. Elle doit encore évoluer pour être prête à une implémentation à grande échelle.
Le facteur déterminant pour le collage hybride reste la densité d’interconnexion. Un espacement de plus en plus serré entre les connexions est nécessaire pour obtenir la bande passante. Le collage hybride est la solution à ce problème technique.
Roadmap Produits et Architectures DRAM / HBM
| Génération / Produit | Calendrier | Points forts Bande passante / Capacité | Architecture / Fonctionnalités clés | Technologies habilitantes |
|---|---|---|---|---|
| HBM3E 8H | Production de volume 2024 | — | HBM standard | — |
| HBM3E 12H | Expéditions 2025 | — | HBM standard | — |
| HBM4 12H | Expéditions 2026 (36 GB en production annoncés) | 2,8 To/s par stack ; ~100 stacks ≈ bande passante Internet mondiale | Options de base-die standard / personnalisées | TSV avancé, packaging |
| HBM4E | Exemplaires pour clients clés | — | Début JEDEC + personnalisé | — |
| HBM5 / HBM5E / HBM6 | ~2028 / 2029 / 2030 | Gains progressifs en bande passante & efficacité | Progression Standard → Personnalisé → Vertical | Collage hybride, innovations thermiques |
| vHBM (HBM 3D Vertical) | vHBM1 ~2028 → vHBM3 ~2030 | Plus haute bande passante par watt ; chemin mémoire-calcul le plus court | Mémoire empilée directement sur le die de calcul | Collage cuivre hybride, répartiteurs de chaleur, conception thermique, co-conception système |
| vEIM | ~2028+ | Objectif ~2 To/s de bande passante, <1 pJ/bit d’énergie | Mémoire d’inférence verticale en périphérie | Packaging, thermique avancé, optimisation conjointe base-die + PHY + charge de travail |
| LP6 (LPDDR6) | Prochaine génération | >35% d’amélioration de la puissance vs. LP5 | Data-center + mobile | Procédé & conception avancés |
| DDR6 | Prochaine génération | >2× la bande passante vs. DDR5 | Serveur haute fiabilité | — |
| RDIMM haute capacité | Capacité annoncée | 1 To de capacité mémoire | Charges de travail IA | Modules ultra-denses |
Revenons au 1δ. Cette technologie offrira une amélioration de la densité de bits de l’ordre de 20 à 30% par rapport au 1γ, optimisera les coûts et atteindra un contrôle de procédé au niveau de l’angström. Ce DRAM intégrera un CMOS HKMG avancé et sera conçu pour des produits haut de gamme comme le HBM5, le vHBM, le vEIM, le DDR6 et le LPDDR6.
| Nœud | Calendrier / Statut | Densité / Performance clés | Technologies de base | Notes / Différenciation |
|---|---|---|---|---|
| 1z | 2019 – premier en production de volume | — | — | Premier à produire en masse du DDR4 16Gb |
| 1α | 2021 – premier envoi de l’industrie | — | — | Nœud leader |
| 1β | 2022 – premier envoi de l’industrie | — | — | Nœud leader |
| 1γ | 2025 – premier échantillon de l’industrie ; production de volume | — | Introduction EUV | Premiers exemplaires DDR5 1γ |
| 1δ | Montée en 2H 2027 (cinquième nœud leader consécutif) | Amélioration de densité de bits de 20-30% vs. 1γ | Contrôle de procédé angströms, intelligence des équipements, nouveaux matériaux, fabrication USA | Supporte HBM5 / vHBM / vEIM ; TSV avancé, conception thermique, CMOS HKMG ; coût optimisé |
| 1ε | Développement | — | Collage de wafers | Poursuite de la mise à l’échelle 6F² |
| ζA | Développement précoce | — | EUV haut-NA | — |
| ηA | Étude de faisabilité | — | Nouveaux matériaux | Extension du 6F² ; 4F² non poursuivi (complexité/coût) |
| DRAM 3D | Développement (3D1 → 3D2) | Construction verticale | Empilement + réduction de cellule + ajout de couches | Limites atomiques approchées pour les cellules planaires |
Nos équipes de conception ont réalisé un travail remarquable sur notre LPDDR6 pour le data center et le mobile, aboutissant à des produits qui seront leaders en consommation, avec une amélioration de plus de 35% par rapport au LP5 sur certaines densités.
C’est une avancée majeure pour le LP6, un type de mémoire clé pour le mobile et, de plus en plus, pour le data center. Sur le front du DDR6, Micron est positionné pour être un leader, travaillant avec des partenaires clés pour fournir cette bande passante doublée par rapport au DDR5.
Parallèlement, après le module RDIMM de 512 téraoctets annoncé récemment, la prochaine génération offrira un module RDIMM de 1 To, la plus haute capacité du secteur.
Concernant le HBM, Micron diversifiera ses produits entre versions standard, personnalisées et verticales. Les versions personnalisées intégreront une logique dans le base-die pour ajouter des fonctionnalités différenciées, comme de la logique de calcul. D’autres fabricants développent des solutions similaires.
Micron prévoit aussi une approche verticale avec le vHBM, où la mémoire sera empilée directement sur le die de calcul. Cela réduira au minimum la distance mémoire-calcul, augmentant la bande passante par watt et le nombre de tokens traités par watt dans les applications d’IA.
Le développement du HBM nécessite aussi des solutions de packaging avancées : nouvelles technologies d’empilement, innovations thermiques (répartiteur de chaleur sur le PHY) et augmentation des interconnexions.
Ces trois types de HBM coexisteront. Micron planifie déjà les technologies HBM5, HBM5E et HBM6, tandis que le vHBM et le vEIM seront développés en parallèle. Le vHBM améliorera l’efficacité en tokens via une bande passante, une efficacité énergétique et des capacités accrues. Le vEIM se concentrera sur l’efficacité, visant 2 To/s de bande passante par module pour sa première génération.
Roadmap NAND de Micron
Du côté du NAND, la technologie G9 de Micron est actuellement en production. L’entreprise travaille sur son successeur, le G11, qui utilisera le collage wafer-on-wafer avec plus de 400 couches et un pas de cellule leader du secteur. Le NAND G11 devrait entrer en production de volume au second semestre 2027.
Sur le papier, le NAND G11 offrira environ deux fois la densité de bits du G9, avec une vitesse d’E/S multipliée par 1,5 et une réduction de plus de 25% de l’énergie par transfert de données.
| Génération | Calendrier / Statut | Densité / Performance vs. Précédent | Technologies clés |
|---|---|---|---|
| G7 | 2020 – premier envoi de l’industrie | — | — |
| G8 | 2022 – premier envoi de l’industrie | — | — |
| G9 | 2024 – plus rapide de l’industrie ; premier SSD G9 | Technologie leader du secteur | — |
| G11 | Montée en volume 2H 2027 | ~2× densité de bits vs. G9 Jusqu’à 1,5× vitesse E/S >25% d’énergie en moins par bit transféré |
Collage wafer-on-wafer >400 couches Pas de cellule leader |
| Au-delà du G11 | Futur | Architecture de cellule ultra-dense | Matériaux à haute mobilité Dispositifs & chemins de données économes |
Au-delà du G11, Micron étudiera des matériaux à haute mobilité avec une architecture de cellule ultra-dense pour de futurs dispositifs et chemins de données à haute efficacité énergétique.
Micron travaille déjà avec Meta pour intégrer sa future solution LPDDR6 dans les data centers. Cette architecture mémoire permettra une mise à l’échelle économe en énergie de la bande passante, un besoin primaire pour le calcul avancé et l’IA.
Cette présentation de sa roadmap démontre que Micron se trouve dans sa position la plus forte, avec un leadership technologique et produit clair dans le DRAM, le HBM et le NAND, taillé pour l’IA. Grâce à des nœuds avancés, le collage hybride, le HBM vertical, le NAND G11 et une co-conception approfondie avec les clients, l’entreprise délivre des gains majeurs en bande passante, efficacité énergétique et capacité, tout en accélérant sa propre innovation avec l’IA.
- Le DRAM poursuit sa mise à l’échelle en 6F² avec un contrôle au niveau de l’angström et évolue vers le DRAM 3D, tout en faisant progresser le HBM des architectures standard vers personnalisées puis verticales (vHBM/vEIM) pour plus de bande passante, de capacité et d’efficacité énergétique.
- Le NAND progresse avec le G11 (plus de 400 couches, collage wafer-on-wafer, densité doublée) et des conceptions dédiées à l’IA pour rapprocher davantage de données du calcul.
Forte d’un budget R&D élargi, de partenariats avec l’écosystème et d’une roadmap qui continue de progresser, Micron est bien placée pour répondre à la demande croissante en mémoire haute performance, au cœur des systèmes d’IA – du data center à la périphérie.
