Intel commence à payer des heures sup pour accélérer le travail sur son usine de l’Ohio, alors que le rendement du packaging EMIB-T approche les 90 %
Intel met le paquet sur son complexe de l’Ohio pour atteindre l’objectif 2031, avec des primes généreuses pour les équipes. Parallèlement, l’emballage avancé EMIB-T se rapproche de la production en volume, seul le rendement du substrat reste à améliorer. La firme compte défier TSMC sur ce segment stratégique.
Les vents favorables s’alignent pour Intel : le site Ohio reste dans les temps, et l’EMIB-T prêt à défier le CoWoS-L de TSMC
Intel construit un immense complexe de fabrication de 400 hectares dans l’Ohio pour ses nœuds de gravure de l’ère Angstrom, appelés 18A et 14A.
Pour accélérer le chantier, Intel verse des primes d’heures supplémentaires conséquentes, avec pour objectif une production en volume du 14A d’ici 2031.
Récemment, nous rapportions que TSMC développait une solution d’emballage avancé similaire à l’EMIB pour compléter son CoWoS-L. L’EMIB d’Intel connecte plusieurs puces (chiplets) dans un seul processeur à l’aide de petits ponts en silicium intégrés directement dans le substrat organique, avec des micro-billes à haute densité placées uniquement aux bords où les chiplets rencontrent le pont.
L’EMIB-T va plus loin avec des vias traversants (TSV) percés directement dans les ponts de silicium. Ces canaux verticaux permettent à l’alimentation et aux signaux haute vitesse de passer du bas du boîtier, à travers le pont, jusqu’aux processeurs ou à la mémoire au-dessus, autorisant un empilement 3D. Notez que l’EMIB-T est environ 50 % moins cher que le CoWoS de TSMC.
Intel prévoit de proposer son EMIB-T en volume dès 2027, avec des rendements de boîtier déjà proches de 90 %. Le seul problème persistant est le rendement du substrat, actuellement bloqué à 50 %.
Pour rappel, le substrat utilisé dans l’EMIB-T d’Intel se compose de :
- Le panneau organique de base avec des cavités de précision pour les ponts, fabriqué par Ibiden (fournisseur principal), Shinko, Unimicron et AT&S.
- La couche diélectrique de construction, des couches d’isolation laminées sur les ponts, utilisant le film ABF standard.
- Les ponts en silicium eux-mêmes, contenant des TSV pour acheminer l’alimentation verticalement.
C’est ce substrat qui freine les plans d’Intel pour l’EMIB-T en volume. Unimicron a récemment rappelé que l’EMIB-T reste une plateforme en phase précoce, avec une montée en cadence rapide et l’amélioration du rendement comme priorités.
