Le DFSX chinois offre 2x la bande passante mémoire du GB200 NVL72 de NVIDIA avec un SuperNode 14nm qui saute les microbumps pour des tours Compute-Memory verticales
Dongfang Suanxin (DFSX) ambitionne de prouver que la bande passante mémoire, bien plus que la finesse de gravure, est le véritable levier d’économies d’échelle pour l’IA. Ses puces DF1000 et DF2000, assemblées en SuperNodes TY64, défient directement le système GB200 NVL72 de NVIDIA. L’entreprise mise sur une architecture 3D originale pour contourner le goulot d’étranglement classique des workloads d’intelligence artificielle.
Un SuperNode TY64 de DFSX, composé de puces DF2000 en 14nm, offrira une bande passante mémoire de 960 To/s contre seulement 576 To/s pour les systèmes NVIDIA GB200 NVL72
Pour ceux qui ne connaissent pas encore DFSX, sa puce DF1000 est fabriquée en procédé 14nm mature, mais embarque une architecture de calcul dite « near-memory » en 3D. La mémoire est empilée directement au-dessus de la couche de calcul et connectée par hybrid bonding au niveau du wafer, fusionnant les chemins de cuivre des deux strates. Cette technique élimine les microbumps et les fils, agissant comme des dizaines de millions d’ascenseurs verticaux ultrarapides plutôt que comme une unique autoroute horizontale.
La puce DF2000, attendue au quatrième trimestre 2026 toujours en 14nm, va plus loin. Au lieu d’empiler une seule couche mémoire sur le calcul, elle combine plusieurs tours mémoire-calcul côte à côte sur une base commune, selon un agencement que DFSX nomme « 3.5D Infinity Chiplet ». La puce remplace les couches de stockage basiques par une configuration DRAM 3D sur mesure, augmentant considérablement le volume de données temporaires stockées directement dans sa structure.
What does DFSX chips look like. Here is a showcase of how effective 3D hybrid bonding approach can improve the inference speed.
DF2000 using multiple logic chiplet + layers of DRAM can achieve 1.6T interconnect + 15 TB/s memory bandwidth w/ 1000T BF16 compute this year. pic.twitter.com/Ly3Ou82vdm
— tphuang (@tphuang) August 1, 2026
DFSX s’attaque à un problème persistant des charges de travail IA : les GPU restent inactifs la plupart du temps, en attente de données provenant des couches mémoire. Selon DFSX, le mur de la mémoire — et non la miniaturisation des nœuds — constitue le principal frein.
Des chiffres viennent étayer ces affirmations. Chaque puce DF2000 offre une bande passante de 15 To/s. Assemblé au format SuperNode TY64, la bande passante totale grimpe à 960 To/s. En comparaison, le système GB200 NVL72 de NVIDIA atteint seulement 576 To/s de bande passante mémoire.
Bien sûr, l’écart entre une puce en 4nm et une autre en 14nm se voit dans les scores BF16 : le SuperNode TY64 basé sur DF2000 délivre 64 PFLOPS en BF16, contre 360 PFLOPS pour le GB200 NVL72. Mais DFSX parie sur sa bande passante mémoire deux fois supérieure pour compenser les lacunes en puissance brute de calcul.
As flagship LLM continue to get larger, the primary throughput limiting factor has long shifted from per chip compute to system integration, size of memory, memory bandwidth, interconnect speed & all the supply chain around it.
Start of multi-thread series of why FLOPS is wrong… pic.twitter.com/NEudRMbV5J
— tphuang (@tphuang) August 1, 2026
En substance, DFSX estime que les FLOPS sont la mauvaise métrique pour les charges IA, et que le débit mémoire est le vrai indicateur. Notez que la future puce DF3000 devrait offrir une bande passante de 20 To/s, soit 1 280 To/s une fois assemblée dans un SuperNode TY64. De son côté, le système Vera Rubin NVL72 de NVIDIA atteint 1 580 To/s, soit seulement 23 % de plus que ce que proposera le SuperNode TY64 à base de DF3000.
