EMIB d’Intel atteint 90 % de rendement, analyste signale percée en fonderie

La technologie EMIB d’Intel atteint un rendement de 90 %, preuve de sa maturité pour les puces de centres de données IA. Des acteurs majeurs comme Google prévoient de l’adopter pour leurs prochaines TPU, tandis que NVIDIA l’envisage pour ses processeurs Feynman. Ce succès renforce la division Foundry d’Intel face à TSMC.

EMIB positionne Intel comme rival de TSMC en packaging avancé

Les firmes spécialisées en IA étudient EMIB pour leurs puces de nouvelle génération. Cette solution offre une alternative économique et extensible à la technologie CoWoS de TSMC.

Intel fournie à Google pour ses prochaines TPU, et NVIDIA pour ses Feynman. L’analyste Jeff Pu de GF Securities partage des retours positifs sur les avancées d’EMIB.

Selon Jeff Pu, le rendement d’EMIB culmine à 90 %, un atout pour Foundry et source de confiance. Meta figure parmi les clients potentiels pour un CPU prévu fin 2028.

Intel met en avant les atouts d’EMIB (Embedded Multi-die Interconnect Bridge) : meilleurs rendements, consommation réduite, coûts abaissés, et systèmes multi-nœuds mixtes réalisables.

Dans une vidéo récente, Intel compare les rendements d’EMIB à ceux du FCBGA, avec une densité d’interconnexions supérieure entre dies. Le Flip Chip Ball Grid Array relie directement les puces comme les CPU, GPU ou contrôleurs au substrat PCB via soudures, alors qu’EMIB intègre les liens dans un pont multi-dies.

Différences entre EMIB-M et EMIB-T

EMIB-M privilégie l’efficacité avec des condensateurs MIM dans le pont silicium pour une alimentation stable et peu bruyante. Plus coûteux que les MOM, les MIM assurent une meilleure stabilité et moins de fuites.

Le processus d’EMIB-M assemble des chiplets en structures 3D denses via le pont, pour une interconnexion à large bande passante. L’alimentation contourne le pont.

Embedded Multi-die Interconnect Bridge 2.5D.

• Méthode efficace et économique pour lier plusieurs dies complexes.
• Packaging 2.5D pour logique-logique et logique-mémoire HBM.
• EMIB-M intègre des MIM dans le pont ; EMIB-T ajoute des TSV.
• Pont silicium intégré au substrat pour connexions bord à bord.
• EMIB-T facilite l’intégration d’IP d’autres designs.
• Chaîne d’approvisionnement et assemblage simplifiés.
• Production massive depuis 2017 avec silicium Intel et tiers.

EMIB-T intègre des TSV pour une densité accrue, acheminant l’alimentation directement par le pont, contrairement à EMIB-M. Conçu pour les puces IA haute performance.

EMIB à grande échelle pour l’ère des hyperscalers

EMIB-T scale au-delà de 8 fois la taille reticle dans des paquets 120×120, avec 12 HBM, 4 chiplets denses et plus de 20 connexions. D’ici 2028, extension à plus de 12 fois en paquets supérieurs à 120×180, avec plus de 24 HBM et 38 ponts EMIB-T.

TSMC vise 14 reticles en 2028 avec jusqu’à 20 HBM, et des paquets SoW pour géants, mais plus chers que CoWoS.

EMIB s’adapte à tout IP et nœud de process, intégrant puces variées internes ou tierces pour bande passante, intégrité d’alimentation et échelle.