La Chine développe son premier « Infinity Chiplet » 3.5D et une mémoire 3D DRAM pour contrer ses contraintes en HBM

L’entreprise chinoise DFSX dévoile ses ambitions pour alimenter la chaîne d’approvisionnement locale en IA. Sa réponse repose sur une architecture de puces innovante baptisée Infinity Chiplet et une technologie de mémoire 3D DRAM.

DFSX présente son premier accélérateur IA domestique avec de la 3D DRAM

DFSX a récemment organisé une présentation pour annoncer la première puce IA 3D entièrement conçue via la chaîne d’approvisionnement chinoise. L’élément central est le DF1000, un accélérateur IA à calcul en mémoire définissable par logiciel, destiné aux firmes technologiques locales.

DF1000 – Le premier accélérateur IA chinois avec 3D DRAM

Fabriqué en technologie 14 nm, le DF1000 affiche 520 TFLOPs en précision BF16. Sa particularité majeure est l’utilisation de mémoire 3D DRAM dotée de capacités de traitement en mémoire.

La 3D DRAM est empilée via une technologie de liaison hybride, offrant une capacité, une bande passante et une densité accrues grâce à un empilement au niveau de la galette. Les chiffres actuels indiquent jusqu’à 6,4 TB/s de bande passante mémoire et 900 GB/s pour l’interconnexion interne.

La liaison hybride réduit le pas d’interconnexion du micromètre au sub-micromètre, augmentant la densité d’interconnexion et la bande passante tout en limitant la consommation électrique face aux solutions traditionnelles. L’empilement 3D multiplie aussi les TSV par dix, augmentant la bande passante par cinq à capacité égale. Ces éléments constituent une alternative sérieuse aux procédés HBM.

Avec la 3D DRAM, DFSX contourne le mur mémoire du HBM et la dépendance à la chaîne d’approvisionnement étrangère, tout en conservant une bande passante et une capacité supérieures, avec un avantage sur les coûts.

Parmi les caractéristiques principales du DF1000 :

• Une puce 3D à calcul en mémoire et ultra-performante, définissable par logiciel. Basée sur des procédés locaux matures, elle offre performance, efficacité énergétique et flexibilité.
• Un écosystème logiciel de base et d’applications. Une pile logicielle et une chaîne d’outils indépendantes et ouvertes, fournissant une solution complète pour l’entraînement et l’inférence des grands modèles.
• Des serveurs hautes performances. Des serveurs déployables rapidement avec une pile logicielle préinstallée, compatibles avec les principaux frameworks d’apprentissage profond.

DFSX partage peu de données de performance, mais des estimations internes l’aligneraient sur les GPU NVIDIA Hopper H200, dont les premières livraisons en Chine ont débuté. Le DF1000 offrirait le double de la bande passante du H100 et 33 % de plus que le H200. Il atteindrait 500 Tokens/s sur le modèle Llama3 70B, avec un TPOT de 20 ms mesuré sur DeepSeek-3.2.

L’architecture Infinity Chiplet « 3,5D » pour les futures puces

Face aux restrictions sur les technologies avancées d’emballage et de procédés, les firmes chinoises innovent pour exploiter les technologies matures comme le 14 nm et accélérer leur développement en IA.

Infinity Chiplet est la réponse de DFSX. Cette architecture multi-puces 3,5D+ repose sur trois piliers. Le premier est l’empilement 3,5D pour remplacer les structures de stockage, économisant de la surface et offrant plus de bande passante. Le second est l’abandon du HBM au profit de la 3D DRAM. Le troisième est l’amélioration des caractéristiques d’alimentation des entrées/sorties, rendue possible par l’exclusion du HBM.

La roadmap : production du DF2000 au quatrième trimestre 2026, DF3000 en 2027

Après le DF1000 déjà en livraison, DFSX présentera son DF2000 début 2027. Il proposera 1000 TFLOPs BF16, 2000 TFLOPs FP8, 4000 TFLOPs FP4, 15 TB/s de bande passante via une 3D DRAM avancée, et 1600 GB/s d’interconnexion interne. Cet accélérateur utilisera aussi une finesse de gravure de 14 nm.

La société a aussi dévoilé le DF3000, prévu pour 2028. Il doublera les capacités de calcul du DF2000 avec 2000 TFLOPs BF16, 4000 TFLOPs FP8, 8000 TFLOPs FP4, 20 TB/s de bande passante et 3200 GB/s d’interconnexion.

Les accélérateurs DF2000 devraient dépasser les niveaux de performance des GPU NVIDIA Hopper et approcher ceux de Blackwell, tandis que le DF3000 est présenté comme un concurrent sérieux de l’architecture Blackwell de NVIDIA.

Le DF1000 est déjà déployé dans des baies à grande échelle utilisant l’interface standard OAM 2.0. Un plateau peut intégrer jusqu’à 8 accélérateurs DF1000. Zhaoxin s’est aussi associé à la firme pour adapter ses puces serveur à cette plateforme. Le nœud principal offre 4,16 PFLOPs en FP16, 51,2 TB/s de bande passante, 7200 GB/s d’interconnexion interne, 3,2 Tbps d’interconnexion externe, une consommation de 12 kW et un CPU à 120 cœurs. Les baies démarrent avec 64 unités et peuvent monter jusqu’à des configurations hyperscalers de 512 unités.