Tesla : Elon Musk réduit la mémoire de ses puces AI5 et AI6 de moitié
Le marché de la mémoire traverse une période de tension durable. Pour garantir la production en volume de ses puces dédiées à l’intelligence artificielle, Tesla, sous la direction d’Elon Musk, a pris une décision radicale : réduire drastiquement la quantité de mémoire sur ses composants futurs.
Une adaptation nécessaire pour la production
Elon Musk a annoncé que les puces AI5 et AI6 de Tesla voient leur mémoire réduite. La première passe à 72 Go de LPDDR5, tandis que la seconde devrait disposer de 144 Go de LPDDR6, ce qui représente une baisse d’environ un tiers par rapport aux spécifications initiales.
We cut our RAM in half for the Tesla AI5 chip (now 72GB of LP5) and 1/3 for AI6 (now 144GB of LP6).
This was the only way to get enough volume for Optimus production and greatly reduces cost.
As it turns out, we think this will have a negligible effect on Optimus performance,…
— Elon Musk (@elonmusk) October 1, 2026
Ces puces sont destinées à alimenter la pile de calcul pour la conduite autonome et le robot humanoïde Optimus. Cette réduction est présentée comme le seul moyen d’obtenir les volumes de production nécessaires pour Optimus tout en abaissant considérablement les coûts. Musk estime que l’impact sur les performances sera négligeable.
Pour rappel, la puce AI5, de taille demi-reticule, intègre un gros die central pour le calcul et douze modules DRAM en périphérie. Sa fabrication est confiée à TSMC et Samsung en 2 nm, pour une puissance annoncée entre 2000 et 2500 TOPS. Une version simple rivaliserait avec les GPU NVIDIA H100, tandis qu’une configuration double se mesurerait à l’architecture Blackwell. Initialement prévue avec 144 Go de LPDDR5, sa mémoire est donc divisée par deux. La production d’essai a débuté chez Samsung au Texas, avec un lancement en volume attendu en 2027.
Les puces AI6 et AI6.5 seront également produites par TSMC et Samsung et embarqueront de grandes quantités de SRAM. Musk avait précédemment indiqué qu’environ la moitié des accélérateurs de calcul de ces puces étaient dédiés à cette mémoire SRAM, offrant une bande passante bien supérieure à celle de la DRAM pour les calculs utilisant ce cache. La composante DRAM de l’AI6 est toutefois réduite d’un tiers.
Cette annonce intervient alors que Micron, le géant de la mémoire, estime que chaque robot humanoïde pourrait nécessiter environ 200 Go de DRAM et plusieurs téraoctets de stockage NAND. La firme anticipe que l’IA physique deviendra un moteur majeur de la demande en mémoire d’ici la fin de la décennie.
