PCI-SIG : Démonstration de l’interopérabilité PCIe 6.0 lors de FMS 2024
La montée en puissance de PCIe 5.0 dans les datacenters et le marché grand public ouvre la voie à des développements prometteurs. Les efforts de PCI-SIG pour préparer l’écosystème à des mises à jour importantes témoignent d’une avancée constante, tandis que des discussions sur PCIe 7.0 soulignent l’importance croissante de cette technologie.
Alors que le déploiement de PCIe 5.0 prend de l’ampleur à la fois sur le marché des centres de données et des consommateurs, le PCI-SIG ne reste pas inactif et travaille déjà à préparer l’écosystème aux mises à jour des caractéristiques PCIe. Lors du FMS 2024, certains fournisseurs parlaient même de PCIe 7.0 avec ses capacités de 128 GT/s, bien que PCIe 6.0 ne soit même pas encore en cours d’expédition. Nous avons discuté avec PCI-SIG pour obtenir des nouvelles de ses activités et aborder l’état actuel de l’écosystème PCIe.
PCI-SIG a déjà mis à la disposition de ses membres les caractéristiques PCIe 7.0 (v 0.5) et s’attend à une publication officielle des caractéristiques complètes d’ici 2025. L’objectif est d’offrir un débit de données de 128 GT/s avec jusqu’à 512 Go/s de trafic bidirectionnel en utilisant des liens x16. Tout comme PCIe 6.0, cette caractéristique utilisera également un signal PAM4 et préservera la rétrocompatibilité. L’efficacité énergétique et la taille des puces sont également prises en compte dans le processus de rédaction.
Le passage au signal PAM4 entraîne des taux d’erreur de bits plus élevés comparativement à l’ancien schéma NRZ. Cela a nécessité l’adoption d’un nouveau schéma de correction d’erreurs dans PCIe 6.0. Au lieu de fonctionner sur des paquets de longueur variable, l’encodage d’unité de contrôle de flux (FLIT) de PCIe 6.0 utilise des paquets de taille fixe pour faciliter la correction d’erreurs avancée. PCIe 7.0 conservera ces caractéristiques.
La liste des intégrateurs pour le programme de conformité PCIe 6.0 devrait également être publiée en 2025, même si les tests initiaux sont déjà en cours. Cela a été mis en évidence par la démonstration de FMS 2024 impliquant la puce de test 3 nm de Cadence pour son offre IP PCIe 6.0, accompagnée de l’analyseur PCIe 6.0 de Teledyne Lecroy. Ces délais s’alignent bien avec les dates de finalisation des caractéristiques et la disponibilité des programmes de conformité pour les générations précédentes de PCIe.
Nous avons également eu des nouvelles concernant le groupe de travail (Workgroup) sur l’optique – tout en étant agnostique à la technologie optique, le groupe vise également à développer des facteurs de forme spécifiques à la technologie, y compris des transceivers optiques plugables, des optiques embarquées, des optiques co-packagées et des I/O optiques. Les couches logiques et électriques des caractéristiques PCIe 6.0 sont renforcées pour accommoder la nouvelle standardisation PCIe optique, et ce processus sera également appliqué à PCIe 7.0 pour coïncider avec la sortie de cette norme l’année prochaine.
Le PCI-SIG a également des initiatives de câblage en cours. Du côté des consommateurs, ils ont constaté un intérêt marqué pour Thunderbolt et les enceintes GPU externes. Toutefois, même les centres de données et les systèmes d’entreprise s’orientent progressivement vers des solutions de câblage, car il devient évident que la désagrégation des composants tels que le stockage par rapport au CPU et au GPU est meilleure pour la conception thermique. De plus, maintenir l’intégrité du signal sur de plus longues distances devient difficile pour les traces de signal à bord. Le câblage interne aux systèmes informatiques peut aider dans ce domaine.
OCuLink a émergé comme un bon candidat et a été largement adopté comme lien interne dans les systèmes serveur. Il a même fait son apparition dans des mini-PC de certains constructeurs chinois sous sa forme externe pour le marché des consommateurs, bien que son adoption reste limitée. À mesure que les vitesses augmentent, un standard largement adopté pour les périphériques PCIe externes (ou même pour connecter des composants au sein d’un système) deviendra impératif.
