JEDEC porte la DDR5 MRDIMM à 12 800 MT/s, +45 % par rapport à Gen1 alors que les data centers IA manquent de bande passante
JEDEC accélère le développement des mémoires DDR5 MRDIMM pour les datacenters de nouvelle génération. Ces modules répondent aux exigences élevées en bande passante des applications d’intelligence artificielle. Les dernières spécifications atteignent 12 800 MT/s, une progression de 45 % par rapport aux débuts.
Les progrès des comités JC-40 et JC-45 sur les MRDIMM DDR5
Il y a deux ans, les premiers modules mémoire DDR5 MRDIMM ont été présentés avec des capacités jusqu’à 256 Go par module et des vitesses de 8 800 MT/s. Aujourd’hui, face à l’évolution des besoins des datacenters et de l’IA, JEDEC propose des modules plus rapides fonctionnant jusqu’à 12 800 MT/s.
Communiqué de presse : JEDEC annonce les avancées des comités JC-40 et JC-45 sur la logique et les modules DRAM : publication d’une nouvelle norme pour le tampon de données à rangs multiplexés DDR5 (MDB) ; progression vers une norme pour le pilote d’horloge à registre à rangs multiplexés (MRCD) ; et poursuite du roadmap MRDIMM DDR5 Gen2 pour des conceptions à bande passante supérieure.
- Publié : JESD82-552 (DDR5MDB02) Tampon de données à rangs multiplexés
- Bientôt disponible : JESD82-542 (DDR5MRCD02) Pilote d’horloge à registre à rangs multiplexés
- En cours : Norme pour module MRDIMM Gen2 proche de l’achèvement
- En développement : Conceptions de cartes brutes DDR5 MRDIMM Gen2 visant 12 800 MT/s et norme pour module MRDIMM Gen3, avec la logique d’interface mémoire en phase finale
Publié : JEDEC met à disposition JESD82-552 : DDR5MDB02 Tampon de données à rangs multiplexés sur son site web. Cette norme définit les fonctions du tampon de données de nouvelle génération pour les architectures DIMM à rangs multiplexés, assurant un fonctionnement stable lors de l’augmentation de la bande passante des modules.
Bientôt disponible : JESD82-542 : Pilote d’horloge à registre à rangs multiplexés DDR5 (DDR5MRCD02) paraîtra prochainement. Cette norme future renforce l’intégrité des signaux et le contrôle des timings dans les conceptions de modules DDR5 MRDIMM, en complément de JESD82-552.
En cours : Le comité JC-45 finalise la norme MRDIMM Gen2, pour des modules mémoire haute performance adaptés aux exigences de bande passante et d’efficacité des plateformes de calcul futures.
En développement : Le comité travaille sur les conceptions de cartes brutes DDR5 MRDIMM Gen2 visant 12 800 MT/s, confirmant l’engagement de JEDEC pour des débits de données élevés et des solutions mémoire évolutives adaptées aux usages intensifs en données. Le comité prépare aussi la norme MRDIMM Gen3.
