Empyrean : l’IA agentique réduit de 75% le temps de conception de ses circuits
L’intelligence artificielle dite « agentique » s’impose dans le secteur de la conception de puces électroniques. L’entreprise chinoise Empyrean Technology annonce avoir drastiquement réduit ses délais de développement grâce à cette technologie, une avancée notable dans le contexte d’une course à l’autonomie stratégique.
L’IA accélère la conception électronique en Chine
La société chinoise de conception électronique assistée par ordinateur (EDA), Empyrean Technology, utilise désormais l’intelligence artificielle agentique pour accélérer son processus de développement de puces. Son président, Liu Weiping, a dévoilé ces avancées lors d’une conférence à Shenzhen. Cette annonce intervient alors que les firmes chinoises cherchent à contourner les restrictions imposées par les sanctions sur les équipements de fabrication.
Liu Weiping affirme que sa société a réussi à réduire jusqu’à 75% le temps de conception pour certaines tâches grâce à cette IA spécialisée. Ces déclarations précèdent de peu la publication d’un nouveau plan de développement pour les technologies de l’information par le ministère chinois de l’Industrie.
Lors du salon International Integrated Circuit Innovation Expo de Shenzhen, le président de Empyrean a précisé que le temps nécessaire pour une tâche de placement-routage a été ramené à une seule semaine contre quatre auparavant. L’entreprise travaille également au développement d’une plateforme EDA entièrement basée sur cette technologie.
Des acteurs majeurs comme Synopsys et Cadence ont présenté leurs propres solutions d’EDA agentique plus tôt cette année, s’appuyant notamment sur des plateformes de Microsoft, AMD et NVIDIA. Plusieurs startups se positionnent également sur ce créneau en plein essor.
Parallèlement à ces efforts en conception, l’industrie chinoise explore aussi des méthodes de fabrication de puces avancées utilisant la lithographie ultraviolette profonde (DUV). Ces recherches portent sur la production de mémoires et sur des architectures verticales pour augmenter la densité des transistors.
